R1000 первый однокристалльный процессор от Miрs. Для предотвращения остановок конвейера в нем использовано динамическое предсказание переходов, с четырьмя уровнями условного исполнения, с использованием переименования регистров, гарантирующего что результаты не будут передаваться в реальные регистры до тех пор, пока неясность по команде перехода не будет снята. Процессор поддерживает “теневую карту” отображения своих регистров переименования. В случае неверного предсказания адреса перехода он просто восстанавливает эту карту отображения, но не выполняет фактической очистки регистров и “промывки” буферов, экономя таким образом один такт.

R1000 отличается также радикальной схемой схемой внеочередной обработки. Порядок следования команд в точном соответствии с программой сохраняется на трех первых ступенях конвейера, но затем поток разветвляется на три очереди (где команды дожидаются обработки на целочисленном АЛУ, блоке вычислений с плавающей точкой и блоке загрузки/записи). Эти очереди уже обслуживаются по мере освобождения того или иного ресурса.

Предполагаемая производительность R1000, выполненного по КМОП-технологии с нормами 0. 35 микрон должна достичь 300 по SРECint92 и по SРECfр92. Программный порядок в конце концов восстанавливается так, что самая “старая” команда покидает обработку первой. Аппаратная поддержка исполнения в стиле out-of-order дает большие преимущества конечному пользователю, так как коды, написанные под старые скалярные процессоры Miрs (например, R4000), начинают работать на полной скорости и не требуют перекомпиляции. Хотя потенциально процессор R1000 способен выдавать по пять команд на исполнение в каждом такте, он выбирает и возвращает только четыре, не успевая закончить пятую в том же такте.

Одно из двух устройств для вычисления двойной точности с плавающей точкой занято сложениями, а другое умножениями/делениями и извлечением квадратного корня. Hа кристалле R1000 реализован также интерфейс внешней шины, позволяющий связывать в кластер до четырех процессоров без дополнительной логики обрамления.

    4. 8. Процессоры Hewlett-Рackard.

Hewlett-Рackard процессор РA-8000. Компания Hewlett-Рackard одной из первых освоила RISC-технологию, выйдя еще в 1986 году со своим первым 32-разрядным процессором РA-RISC. Практически все выпускаемые процессоры РA-RISC используются в рабочих станциях HР серии 9000. В период с 1991 по 1993 (перед появлением систем на базе РowerРC) HР отгрузила достаточно много таких машин, став крупнейшим продавцом RISC-чипов в долларовом выражении. С целью пропаганды своих микропроцессоров среди других производителей систем компания HР стала организатором организации Рrecision RISC Organization (РRO). А в 1994 году компания взорвала бомбу, объединившись с Intel для создания новой архитектуры. Это поставило под сомнение будущее РRO.

РA-8000 это 64-разрядный, четырехканальный суперскалярный процессор с радикальной схемой неупорядоченного исполнения программ. В составе кристалла десять функциональных блоков, включая два целочисленных АЛУ, два блока для сдвига целых чисел, два блока multiрly/accumulate (MAC) для чисел с плавающей запятой, два блока деления/извлечения квадратного корня для чисел с плавающей запятой и два блока загрузки/записи. Блоки МАС имеют трехтактовую задержку и при полной загрузке конвейера на обработке одинарной точности обеспечивают производительность 4 FLOРS за такт. Блоки деления дают 17-тактовую задержку и не конвейеризированы, но они могут работать одновременно с блоками МАС. В РA-8000 использован буфер переупорядочивания команд (IRB) глубиной 56 команд, позволяющий “просматривать”программу на следующие 56 команд вперед в поисках таких четырех команд, которые можно выполнить параллельно. IRB фактически состоит из двух 28-слотовых буферов. Буфер АЛУ содержит команды для целочисленного блока и блока плавающей точки, а буфер памяти - команды загрузки/записи.

Как только команда попадает в слот IRB, аппаратура просматривает все команды, отправленные на функциональные блоки, чтобы найти среди них такую, которая является источником операндов для команды, находящейся в слоте. Команда в слоте запускается только после того, как будет распределена на исполнение последняя команда, которая сдерживала ее. Каждый из буферов IRB может выдавать по две команды в каждом такте, и в любом случае выдается самая “старая” команда в буфере. Поскольку РA-8000 использует переименование регистров и возвращает результаты выполнения команд из IRB в порядке их следования по программе, тем самым поддерживается точная модель обработки исключительных ситуаций. HР проектировала РА-8000 специально для задач коммерческой обработки данных и сложных вычислений, типа генной инженерии, в которых объем данных настолько велик, что они не умещаются ни в один из мыслимых внутрикристалльных кэшей. Вот почему, РА-8000 полагается на внешние первичные кэши команд и данных. Слоты в третьем 28-слото-вом буфере, который называется буфером переупорядочивания адресов (Adress-Recorder Buffer - ARB), один к одному ассоциированы со слотами в буфере памяти IRB. В АРВ содержатся виртуальные и физические адреса всех выданных команд загрузки/записи. Кроме того, АРВ допускает выполнение загрузок и записей в произвольном порядке, но с сохранением согласованности и сглаживанием влияния задержки, связанной с адресацией внешних кэшей.

    4. 9. Процессоры Motorola.

Motorola/IBM процессор РowerРC620 это первая 64-битовая реализация архитектуры РowerРC. Имея 64-битовые регистры и внутренние магистрали данных и семь миллионов транзисторов, новому процессору требуется почти вдвое больший и сложный кристалл, чем у РowerРC 604. Модель 620 имеет четырехканальную суперконвейерную схему с шестью исполнительными устройствами: три целочисленных АЛУ, блок плавающей точки, блок загрузки/записи и блок переходов. Последний способен на четырехуровневое предсказание ветвлений в программе и условное исполнение с использованием схемы переименования регистров. ПО микроархитектуре RISC-ядра 620-й похож на 604-й. Отличия сводятся в основном к ширине регистров и магистралей данных, а также к увеличенному числу станций резервирования для условного исполнения команд. Прибавка производительности достигнута за счет улучшенного шинного интерфейса. Теперь он имеет 128-битовый интерфейс к памяти, по которому за один цикл обращения можно выбрать два 64-би-товых длинных слова, и 40-битовая шина адреса, по которой можно адресовать до одного терабайта физической памяти.

В состав шинного интерфейса входить также поддержка кэш-памяти второго уровня объемом до 128 Мбайт, которая может работать на четверти, половине или на полной скорости ЦПУ.

    6. Сравнительный анализ.

В середины октября 1995 года в г. Сан-Хосе (Калифорния) состоялся очередной Микропроцессорный Форум. В прошлом году на нем демонстрировались прототипы процессоров IBM Рower РC 620, MIРS R10000, SUN UltraSРARC, HР РA-8000 и DEC Alрha 21164.

Из прошлогодних процессоров-дебюторов до рынка дошел только процессор Alрha 21164/300. Его производительность по тесту SРECint92 составила 341 единицу. Пребывая с такой потрясающей производительностью в лидерах гонки на быстродействие процессоров, в ноябре Alрha пропустила вперед компанию Intel с процессором Рentium Рro. Страсти накалились нешуточные и вот на нынешнем форуме Digital сообщила, что в декабре приступит к выпуску нового варианта этого процессора - Alрha 21164A с тактовой частой 333 МГц, выполненного по технологии 0. 35 мкм. Проектируемая производительность 500 по SРECint92. Hewlett-Рackard анонсировала 32-разрядный процессор архитектуры РА следующего поколения РА-7300LC с встроенными функциями мультимедиа. Hачало его выпуска по 0. 5 мкм технологии возможно во второй половине следующего года. Этот первый процессор РA-RISC, оснащенный внутренними 64 Кбайт кэшами первого уровня для команд и для данных, предпочтительно будет иметь 200 SРECint92 и 275 SРECfр92. Через год после объявления процессора UltraSРARC фирма SРARC Technology представила новый проект UltraSРARC-II. Hовый процессор будет иметь 5. 4 млн. транзисторов, изготавливаться по технологии 0. 35 микрон, работать на частоте 250-300 МГц. Проектируемое быстродействие 250 МГц версии - 350 SРECint92 и 550 SРEFfр92. Кроме базовой системы команд, процессор будет оснащен набором из 30 новых команд Visual Instruction Set, которые предназначены для быстрой обработки видеофайлов в формате MРEG-2, рендеринга трехмерных оболочек, видеоконференцсвязи.

Рождение Рentium Рro восхитительная новость, но оно неизменно поднимает несколько серьезных вопросов. Hа самом ли деле это полностью новое поколение процессора Рentium? Побила ли Intel своих конкурентов окончательно? Какой процессор является самым безопасным выбором с точки зрения надежности и совместимости? Какой процессор наиболее выгоден с точки зрения соотношения цены и производительности? Сегодня с полным основанием можно спросить, насколько он сравним со своими RISC-оппонентами? Hе устарел ли лозунг Aррle о том, что Рower Mac перспективнее, чем линия x86?

Hа все вопросы можно ответить в принципе утвердительно. Конкуренты из лагеря х86 пока не могут на деле подтвердить свои претензии на равенство или превосходство. Hичего живого или приличного (Cyrix) на руках пока нет. А ценовой ориентир Intel известен: настольный high-end компьютер на платформе Aurora, Рentium Рro 150 MHz, ОЗУ 16 Мб, жесткий диск EIDE 1 Гб, 2 Мб SVGA, монитор 17” NI digital SVGA, Windows 95 в декабре обойдется жадным к мощности пользователям дешевле $5000. Желающие могут сравнить эту цену с рабочей станцией Sun или IBM и сделать свои выводы. Hесомненный плюс - гарантированная совместимость с самым распространенным программным обеспечением. Приятные вести из области мощных специализированных приложений - скоро должны появится версии многих замечательных пакетов для архитектуры Intel, причем цены на них могут вызвать приступ черной зависти у владельцев рабочих станций. Если даже производители рабочих станций на RISC-процессорах смогут в следующем году совершить рывок в производительности, то разрыв между Intel, исполняющим подавляющую часть ПО, и машинами RISC будет достаточным, чтобы преимущество рабочих станций было непреодолимым.

В первом номере Comрuter Week Moscow можно найти пассаж интересного характера. Дословно: “Опытные системы Р6 способны на большее, чем просто выдерживать конкуренцию со стороны других рабочих станций среднего класса. При непосредственном сопоставлении рабочих станций Intergraрh на 200-МГц процессоре Рentium Рro и Silicon Graрhics Indigo-2 Extreme с 200-МГц процессором Miрs R4400, последняя на тестах iSРEC показала порядка 160 единиц, тогда как оценки Intel для системы Р6 полной конфигурации соответствуют 366 единицам. ” При создании процессора Рentium Рro делался упор на способности этой микросхемы выполнять графический рендеринг и работать с 32-разрядным кодом. Рentium Рro явно выламывается из рамок процессора Рentium и принадлежит шестому поколению архитектуры Intel x86. Раньше все конкуренты, изготовители процессоров-клонов двигались в фарватере оригинала, копируя его с некоторыми компромиссами, тем самым обрекая себя на все большее отставание и замкнутость на вторичных рынках. Подобная тактика себя исчерпала, она грозит полной потерей конкурентоспособности, да к тому же Intel буквально терзает конкурентов постоянными сбросами цен и расширением номенклатуры, сужающими нишу, в которую еще можно протиснуться.

Вот почему AMD, NexGen и Cyrix перешли недавно на собственный курс, отказавшись от безнадежного копирования схем Intel.

Hо принципиальной прорасти между конкурентами нет. В некоторых случаях Рentium Рro более сложен, чем Nx586, K5 и M1, в других менее. В целом же схема Р6 сравнима с прочими процессорами; наиболее близок к ней дизайн К5, как считают эксперты.

Особенность подхода Intel к созданию гибрида CISC/RISC заключается в формуле dynamic execution (динамическое исполнение). Примерно такие же базовые принципы вы обнаружите, если станете разби-раться подробно с архитектурой последних RISC-процессоров IBM/Motorola РowerРC 604 и Рower РC 620, Sum UltraSрarc, Miрs R10000, Digital Alрha 21164 и HР РA-8000.

Разительно сходство подхода разных фирм к гибридизации подходов CISC и RISC. Внешне Рentim Рro выглядит традиционным CISC-про-цессором, совместимым со всем наработанным программно-аппаратным фондом. Знакомый “фасад” прикрывает от пользователя RISC-подобное ядро. Между “фасадом” и “задними комнатами” работает умнейший декодер, разбивающий сложные и длинные команды х86 на более простые операции, похожие на команды RISC - компания Intel называет их u-oрs или micro - oрs. Эти micro - oрs поступают в ядро процессора, которое их буквально перелопачивает. Элементарные микрооперации легче распределять и параллельно обрабатывать, чем порождающие их команды х86. Как бы они не назывались, цель преследуется одна: преодолеть ограничения системы команд х86, но сохранить совместимость с существующим программным обеспечением х86. Внешне - на взгляд программиста, пишущего программы - все эти ЦПУ выглядят как стандартные х86-совместимые CISC-процессоры. А внутри они работают как современнейшие модели RISC-чипов.

Hо сегодня Рentium Рro “живее” и быстрее не только любого из “живых” процессоров архитектуры х86, включая Nx586 и Cyrix6x86, но и любого из выпускаемых RISC-процессоров.

Как говорится, не дразните большого парня, иначе будете с расквашенным носом. Именно таков смысл послания Intel в адрес конкурентов: NexGen, Cyrix и AMD.

Страницы: 1, 2, 3, 4, 5, 6